ボード上のディップスイッチ設定により、DCDCコンバータ出力電圧を2.5V/3.0V/3.3Vに設定できます。
FPGAのI/Oバンクに供給できる電圧は、この3種類なので、LVCMOSの1.8Vや1.5V、1.2Vは出力できません。これら低電圧の信号は入力のみ受け付けることができます。
たとえば、FPGA IOバンクへの給電が3.3Vの場合、FPGAのIBUFプリミティブをLVCMOS12と設定すれば、1.2V LVCMOSの信号を受信することができます。
以下、表にまとめます。
| FPGA I/Oバンク電圧 | |||
| IOスタンダード | 2.5V | 3.0V | 3.3V |
| LVTTL | 入力 | 入出力 | 入出力 |
| LVCMOS33 | 入力 | 入出力 | 入出力 |
| LVCMOS25 | 入出力 | 入力 | 入力 |
| LVCMOS18 | 入力 | 入力 | 入力 |
| LVCMOS15 | 入力 | 入力 | 入力 |
| LVCMOS12 | 入力 | 入力 | 入力 |
FPGAのI/Oバンク電圧に関係なく、FPGAに信号を入力する際には、Vin＝-0.5V～4.1Vの範囲で行ってください。オーバーシュートやアンダーシュートが大きいとFPGAのIO部が破損する場合があります。