KX-Card7のKintex7　FPGAでは、DDR LVDSの場合、max.950Mbpsまで対応できます。

高速サンプリングのADコンバータには、DDR LVDS仕様のパラレルデータで変換データを出力するタイプがあります。

例えば、800MspsのADCの場合なら、400MHzクロックの両エッジに同期したデータをFPGAで受信することになります。データ幅は1.25nsです。

TI社の高速ADコンバータを利用するときのアプリケーションノートに、Kintex7の入力遅延機能を利用して、ある程度基板上の配線スキューを吸収できるとしています。

KX-Card7では、メザニンコネクタにはHRバンクだけを収容しています。ゼロホールド遅延（ZHOLD)機能を利用し、IDERAY2プリミティブで調整できます。

TI社資料　http://www.tij.co.jp/jp/lit/an/slaa592a/slaa592a.pdf

KX-Card7では　FPGA==メザニンコネクタ間を等長配線していますが誤差があります（配線長リストを製品に添付しています）。

高速信号を扱う場合には、チャネル間の遅延誤差が発生しないように、トータルの配線長を等長にすることで対応できます。

必要に応じて基板上で行う伝送線路シミュレーションも、トータルの配線長で行うことができます。