== お知らせ ==?

=新製品情報=
ラズパイを含むLinux環境でPyhon3によるUSB制御ができるようになりました。
ニュースリリース

Zynq(MP 667MHz)を採用。無償ツールに対応。
『ZQ-Card』をリリース
ニュースリリース
ZQ-Card


 

LVDS設定時の注意点

CX-Card5搭載のCyclone V FPGAデバイスでI/OピンをLVDS設定する際の注意点

アルテラ開発ツールQuartus Primeで、I/OピンをLVDS設定する場合には、Assinment Editorを利用するか、サンプルプロジェクトのCX-Card5.tclスクリプトを利用できます。
※ QuartusのPin Plannerだけでは詳細な設定ができません。

QuartusのAssignment Editorの場合、該当ピン(入力)の I/O StandardをLVDS設定するだけでは、オンチップの終端抵抗が適用されません。 必ず、該当ピンにINPUT TERMINATION Differentialを設定して下さい。

LVDS終端設定

 

TCLスクリプトを利用してピン設定等を行う場合には、ピン番号アサインの他に以下の記述を追加して下さい。

set_instance_assignment -name IO_STANDARD LVDS -to 信号名

set_instance_assignment -name INPUT_TERMINATION DIFFERENTIAL -to 信号名


10月のイチ押し製品

HSAD250D
HSAD50

小型高性能のAD変換システムを構築できます。
超音波/ソナー等の計測制御機器開発や汎用の計測システムに最適

オンラインユーザ

ゲストユーザー: 1

=製品情報=

当社のFPGAボードを購入していただいたお客様には、設計サポートを無償提供しています.


製品保証規定