低速なデータを収集するときに利用できるWAITn制御

USB2.0の実効データ収集レートは平均40MB/sです。しかし、ボードが外部から収集するデータの転送レートが数百キロバイト以下の場合、USBでデータ転送すると、ボード上に設けたデータバッファはすぐに空になり、データを正しく収集できません。　このような場合は、WAITn(rdy)信号をLowレベルにすることで、USBからのデータ転送要求に対してウェイトすることができます。

ウエイト制御を実現する簡単なハード構成は、FPGAの内蔵メモリをFIFO構造に設定することです。FIFOが空または蓄積した収集データの量がFIFOの半分未満の状態では、USB制御ICに対してウエイト要求状態とし、FIFOに半分以上蓄積した状態でデータ転送を開始させます。

USB制御IC（USB Controller)には、2KBの内蔵バッファがあります。このためデータ転送の開始には一度に2KBのデータをFPGAから読み出します。また、その後のデータ転送では512バイト単位が基本ですが、2KBバッファの空き状況により、データ転送中でも2KB読み出す場合があります。　このため、FIFOの容量を8KB以上に設定し、4KB以上FIFOに蓄積した時点でデータ転送することを推奨します。

（注意１）
USB制御IC内には2KB分のデータバッファがありますが、データ転送のはじめの段階で2KB＋512バイトまたは+1024バイト分のデータを一気に転送することがあります。これはホストPCのUSB制御状況に依存します。このため、FIFOに4KB（USB制御ICバッファの2倍）程度のデータ蓄積をしてから、データ転送させる方が安心です。

（注意２）
FIFOを利用した場合、設定したデータ転送の終了時に2KB分のデータがUSB制御IC側に読み取られてしまいます（資料『USBインタフェースプロトコルの概要』6ページの問題点を参照してください）。この問題を防ぐには、FPGA側でデータ転送量の管理をする必要があります。

== 関連ページ＝＝
http://www.smartusb.info/article.php?story=wait_control