想定したピンに信号が出てこない?

FPGAピンアサインしたつもりが、実際にはできていないのです。

FPGAのピンアサインを行ったつもりでも、ツールのコンパイル後に、設定したつもりのピンが正しくアサンされていない場合があります。

コンパイル中にWarning等が発生している可能性もあります。
このため、コンパイル後には xxx.pin (アルテラの場合)を参照して、ピンアサインが正しく実施されたどうか確認してください。このpinファイルは、ツールが最終的に配置したpin情報です。

ザイリンクスFPGAの場合は、Pinout Reportにより、ツールが最終的に配置したpin情報を確認することができます。

すべてのSmart-USB Plus製品にはFPGAサンプル回路を提供しています。アルテラFPGAなら、QuartusII(Q2)用のプロジェクト、ザイリンクスFPGAなら、ISE用のプロジェクトです。 
Q2版サンプル回路では、ピンアサインにTCLスクリプトファイルを使用しています。このTCLファイルを利用することで、FPGAピンアサインを効率良く、間違いなく行えます。
ISE版サンプル回路では、UFCファイルを使用しています。このUCFファイルを使えば、効率良く、間違いのないピンアサインができます。 


Smart-USB Plus / Sigma 技術サポート
http://www.smartusb.info/article.php/fpga_pin_assignment