== お知らせ ==?

=新製品情報=
ラズパイを含むLinux環境でPyhon3によるUSB制御ができるようになりました。
ニュースリリース

Zynq(MP 667MHz)を採用。無償ツールに対応。
『ZQ-Card』をリリース
ニュースリリース
ZQ-Card


 

LPDDR2 IP設定

Quartsu2開発ツールでのLPDDR2制御IP設定方法

アルテラQuartus2開発ツール(v14.1以上)のIP Catalog欄から、Memory Interface with UniPHY を選択し、LPDDR2 SDRAM Controller with UniPHYをクリックします。

表示された設定画面を次のように変更します。

  1. 画面右から LPDDR2 型番の ”MT42L128M32D1-25”を選択
  2. Enable Hard External Memory Interfaceをチェック
  3. Speed Gradeを8に変更
  4. PLL reference clock frequencyを100MHzに変更
  5. Enable AFI half rate clockをチェック

これだけ変更したら、Finishボタンをクリックして制御コアを生成します。

IP設定画面

LPDDR2制御コアを生成すると、xxxx_pin_assignments.tcl ファイルも自動生成されています。

製品添付のサンプルFPGAプロジェクトで提供しているFPGAピンアサイン用のTCLを実行してピンアサインした後、上記のxxxx_pin_assignments.tcl を実行すると、LPDDR2インタフェース用のピン定義が正しくできます。


10月のイチ押し製品

HSAD250D
HSAD50

小型高性能のAD変換システムを構築できます。
超音波/ソナー等の計測制御機器開発や汎用の計測システムに最適

オンラインユーザ

ゲストユーザー: 2

=製品情報=

当社のFPGAボードを購入していただいたお客様には、設計サポートを無償提供しています.


製品保証規定