== お知らせ ==?

=新製品情報=
ラズパイを含むLinux環境でPyhon3によるUSB制御ができるようになりました。
ニュースリリース

Zynq(MP 667MHz)を採用。無償ツールに対応。
『ZQ-Card』をリリース
ニュースリリース
ZQ-Card


 

アルテラQsysツールを利用したデータ収集システムの構築

システム開発ボード上に大容量のメモリを搭載していない場合でも、FPGAの内蔵メモリをFIFO化してデータ収集システムが簡単に構築できます。

ボード上にSSRAMを搭載している製品では、SRAM-FIFOモジュールを利用して連続したデータを高速に収集、生成できます。SSRAMが無い場合は、FPGA内蔵メモリをデュアルポートFIFO化して同じようにシステム設計することができます。

SSRAMは2MB以上の容量がありますが、FPGAでは数十キロバイト程度です。このため、FIFOがオーバーフロー/アンダーフローしないようにFIFOのステータス信号を監視しながら制御する必要があります。

【QsysツールでのAvalonバス設計】
Qsysツール内でFIFOモジュールをAvalonバス接続できますが、RD側もWR側もAvalonバス接続してしまうので、Avalonバス外にFIFOのポートを出せません。 このため、Avalonバスには Generic Tri-State Controller を接続し、そこにMegaWizardで生成したDP-FIFOを接続して対応します。

【DP-FIFOの設定】
Avalonバス側ポートは、必ず32bitデータ幅に設定します。もう一方のポートのデータ幅は任意です。
FIFO容量は最低2KB、16KB以上を推奨します。

詳細はアプリケーションノートSUA006.pdf(GPIF-Avalonバスブリッジ回路)、第7章を参照してください。

【サンプル回路】
CX-Card4用にQuartus2 ver13.0 プロジェクトをダウンロード(26MB)できます。

 CX-Card4以外でも、アルテラFPGA搭載ボードなら同じAvalonバス構成で設計できます。


10月のイチ押し製品

HSAD250D
HSAD50

小型高性能のAD変換システムを構築できます。
超音波/ソナー等の計測制御機器開発や汎用の計測システムに最適

オンラインユーザ

ゲストユーザー: 1

=製品情報=

当社のFPGAボードを購入していただいたお客様には、設計サポートを無償提供しています.


製品保証規定