== お知らせ ==?

=Smart-USB Sigma製品=
リドライバ機能付きUSB3.0コネクタをリリースしました.FPGAボードを筐体に収容するときに便利です.
詳細

 

アルテラQsysツールを利用したデータ収集システムの構築

システム開発ボード上に大容量のメモリを搭載していない場合でも、FPGAの内蔵メモリをFIFO化してデータ収集システムが簡単に構築できます。

ボード上にSSRAMを搭載している製品では、SRAM-FIFOモジュールを利用して連続したデータを高速に収集、生成できます。SSRAMが無い場合は、FPGA内蔵メモリをデュアルポートFIFO化して同じようにシステム設計することができます。

SSRAMは2MB以上の容量がありますが、FPGAでは数十キロバイト程度です。このため、FIFOがオーバーフロー/アンダーフローしないようにFIFOのステータス信号を監視しながら制御する必要があります。

【QsysツールでのAvalonバス設計】
Qsysツール内でFIFOモジュールをAvalonバス接続できますが、RD側もWR側もAvalonバス接続してしまうので、Avalonバス外にFIFOのポートを出せません。 このため、Avalonバスには Generic Tri-State Controller を接続し、そこにMegaWizardで生成したDP-FIFOを接続して対応します。

【DP-FIFOの設定】
Avalonバス側ポートは、必ず32bitデータ幅に設定します。もう一方のポートのデータ幅は任意です。
FIFO容量は最低2KB、16KB以上を推奨します。

詳細はアプリケーションノートSUA006.pdf(GPIF-Avalonバスブリッジ回路)、第7章を参照してください。

【サンプル回路】
CX-Card4用にQuartus2 ver13.0 プロジェクトをダウンロード(26MB)できます。

 CX-Card4以外でも、アルテラFPGA搭載ボードなら同じAvalonバス構成で設計できます。


9月の注目製品

CX-Card5
CX-Card5

LPDDR2搭載だから広帯域で低消費電力化ができます。

オンラインユーザ

ゲストユーザー: 2

=製品情報=

当社のFPGAボードを購入していただいたお客様には、設計サポートを無償提供しています.

ニュースリリースをご覧下さい.