SX-USB2　Rev1.1ボードでは、DINコネクタを利用する場合、FPGA内蔵PLLを利用したい時には、外部から入力するクロックレートに制限があります。24MHz以上のクロック周波数でないと動作しません。これは、ボード上のクロックドライバの制限です。　また、上限は100MHz程度ですが、DINコネクタに収容の半数のI/Oを利用した場合です。すべてのI/Oを利用する場合、80MHz程度のクロックでないと正常にデータを送受信できません。このクロックレートは、外部システムとの接続状況により変化しますので、ご了承ください。

24MHz未満のクロック周波数の場合、FPGAのPLL機能を使えません。このため、通常のI/Opinをクロックとしてアサインし、FPGA回路でそのI/OpinにGlobalプリミティブを適用することで、FPGAのグローバルクロックとして利用できます。

Rev2.0ボードでは、上記問題は発生しません。しかし、FPGAのPLL入力周波数は最低1.5MHz必要です。