HSAD50とFPGAボードとはSERDESでIFします。
FPGA回路では、クロック系に注意して設計すれば細かいタイミング調整は不要です。
<ブロック図>
また、vivadoツールで利用できる"iserdes2"ライブラリを使えば、SERDESに関する細かい回路設計は不要です。
HSAD50の標準タイプは 50MSps 14bit なので、ADC 1chあたり、700MbpsのSERDESです。
125MSpsのHSAD50-2の場合、ADC 1chあたり 875MbpsのSERDES ２ワイヤモードになります。