CX-Card4は、120pinメザニンコネクタ　2個にFPGA-IOを合計200本収容しています。

1個のコネクタでは100本ですが、In/Outどちらでも利用できるI/Oは96本です。残り4本は、専用クロックラインとして設計しています。

FPGAの専用入力クロックピンに接続するクロック信号線は3本あり、このうち2本はLVDS信号として利用できる差動クロック入力として設計しています。　下図、赤で示した100オーム抵抗は、製品出荷時には実装していないので、これらの信号線は、シングルエンド信号のクロック線として利用できます。
LVDS信号のクロック入力として利用する場合には、100Ω(1608サイズ）を実装して終端してください。

FPGAのクロック出力ピンには、コネクタとの間にダンピング抵抗13Ωを実装しています。このクロックピンを利用すると、PLL出力をFPGA内のグローバルラインを消費せずに利用できるメリットがあります。
クロック出力として利用しない場合、入力ピンとしても利用できます。

クロック出力ピンをクロック出力として使わない場合は、ユーザI/Oピンとして利用できるので、1個のコネクタで利用できるI/Oピンは97本となり、ボード全体では194本が利用できます。