CX-Card5 - Smart-USB Plus / Sigma 技術サポート

ホーム > CX-Card5

QuartusPrimeV19以降で旧版プロジェクトをコンパイル

QuartusPrime V19.1以降で　v18以前のプロジェクトをコンパイルするとNGになる原因は、IPのパス設定です。

CX-Card5ボード上の赤色点滅LEDは、CRC_ERROR表示用ですが、このFPGAピン（V20)を汎用ピンとしてユーザが制御することもできます。

CX-Card5コンフィグROMを使う場合の注意点。

CX-Card5搭載のCyclone V　FPGAデバイスでI/OピンをLVDS設定する際の注意点

制御アプリからCX-Card5のI2Cポートを2系統制御できます。

CX-Card5搭載のアルテラCyclone V FPGAでは、7個のPLLを利用できます。

USBケーブル給電でCX-Card5を運用する場合の注意点

Quartsu2開発ツールでのLPDDR2制御IP設定方法

CX-Card5には4種類のメモリがあります。　２つのFPGA内部メモリとLPDDR、MRAMです。

CX-Card5と外部基板を接続する場合には、メザニンコネクタ2個を使用します。

最初 | 前へ | 1 2| 次へ | 最後